在高速PCB設(shè)計(jì)中，信號完整性問題對于PCB電路設(shè)計(jì)的可靠性影響越來越明顯，為了解決信號完整性問題，PCB設(shè)計(jì)工程師將更多的時(shí)間和精力投入到PCB電路板設(shè)計(jì)的約束條件定義階段。通過在PCB設(shè)計(jì)早期使用面向PCB設(shè)計(jì)的信號分析工具，運(yùn)行多種仿真，并仔細(xì)地規(guī)劃電路板拓?fù)浣Y(jié)構(gòu)，可以制定出電特性和物理特性的綜合PCB設(shè)計(jì)約束條件，從而避免EMI等相關(guān)問題。

　　當(dāng)前的典型PCB設(shè)計(jì)環(huán)境大都是面向PCB設(shè)計(jì)后期，以電路板繪制為主要考慮因素。PCB設(shè)計(jì)工具提供商現(xiàn)在開始著手應(yīng)對這些新的PCB設(shè)計(jì)挑戰(zhàn)。但是PCB設(shè)計(jì)工程師們需要一個(gè)全新的方法來解決PCB設(shè)計(jì)中日益突出的高速PCB設(shè)計(jì)問題，采用該方法，PCB設(shè)計(jì)工程師在PCB設(shè)計(jì)的早期就可以解決問題。

　　更緊密的工具集成

　　要想找出并解決這些高速信號問題，并且不依賴昂貴而費(fèi)時(shí)的電路板測試步驟，關(guān)鍵是要在電路板PCB設(shè)計(jì)前進(jìn)行大量的信號分析。當(dāng)PCB設(shè)計(jì)工程師發(fā)現(xiàn)這些問題后，就能通過改變布線和電路層分布、定義時(shí)鐘線的布線拓?fù)洹⑦x擇特定速度的元器件來保證電路PCB設(shè)計(jì)一次性成功。

　　然而以前的信號完整性分析工具都具有很大的局限性，要么不易使用，要么不具有分析整個(gè)PCB設(shè)計(jì)的能力。因此，PCB設(shè)計(jì)工程師只能靠經(jīng)驗(yàn)來決定需要重點(diǎn)注意的關(guān)鍵電路網(wǎng)絡(luò)，或者靠信號完整性綜合分析工具來分析。

　　近，PCB設(shè)計(jì)工具開始有了新的突破，開發(fā)出針對高速PCB設(shè)計(jì)問題的有效分析工具。以Innoveda提供的信號完整性分析工具為例，該公司的HyperLynx工具組具有易于使用的特點(diǎn)，并能夠提供強(qiáng)大的電路板繪制前后信號完整性分析功能。它的一個(gè)突出特征是用戶界面非常友好，這使得PCB設(shè)計(jì)工程師能很快對他們設(shè)想到的“可能情況”作出分析，并對終端拓?fù)涞葐栴}進(jìn)行實(shí)驗(yàn)，從而迅速找到滿足性能和可靠性的佳解決方案。對于那些處理高復(fù)雜度電路板和系統(tǒng)的工程師來說，Innoveda的XTK信號完整性校驗(yàn)工具組和ePlanner信號完整性規(guī)劃環(huán)境提供了用于超高速信號完整性分析的先進(jìn)算法和一些成熟的驗(yàn)證功能，包括拓?fù)浞治?、高速掃描以及損耗線、蒙特卡羅法以及用于信號完整性分析的高級算法。

　　過去PCB設(shè)計(jì)工程師必須在Hyperlynx和XTK間作出選擇。近，Innoveda實(shí)現(xiàn)了這兩種關(guān)鍵信號完整性分析工具之間的連接，這種連接將二者集成在一起，可以在一個(gè)PCB設(shè)計(jì)中同時(shí)使用這兩種工具，能有效縮短PCB設(shè)計(jì)周期。通常，HyperLynx初是作為高速PCB信號分析的工具，而XTK和ePlanner則用來進(jìn)行更復(fù)雜的拓?fù)浞治龊图s束條件生成。