電子電路逐漸細(xì)微，芯片制造商在晶體管設(shè)計(jì)制造方面遇到的困難也越來越大。1965年“摩爾定律”與1975年“丹納德定律”所構(gòu)建的“幾何尺寸按比例縮小”的時(shí)代在進(jìn)入10納米后，多年來基于硅的平面器件所形成的技術(shù)路線、工藝裝備和生產(chǎn)條件，面臨重大調(diào)整。進(jìn)入2014年以來，英特爾、臺(tái)積電在推進(jìn)基于14nm/16nm FinFET工藝時(shí)都遇到了比以往更大的挑戰(zhàn)，而日前韓三星公司宣布與意法半導(dǎo)體合作開展FD SOI生產(chǎn)工藝開發(fā)，更使半導(dǎo)體產(chǎn)業(yè)的技術(shù)路線圖變得撲朔迷離。際半導(dǎo)體業(yè)進(jìn)入調(diào)整變革期，對于中企業(yè)來說，既是機(jī)遇也是挑戰(zhàn)。

 

　　降低成本是關(guān)鍵

 

　　20nm以后主要存在兩條技術(shù)路線：Intel和TSMC主導(dǎo)的FinFET技術(shù)以及IBM、ST主導(dǎo)的FD SOI技術(shù)。

 

　　半導(dǎo)體芯片沿著更小的單位面積、更細(xì)線寬、更低成本、更低功耗的路徑向前演進(jìn)，不同技術(shù)節(jié)點(diǎn)都有不同的技術(shù)障礙，人們也會(huì)開發(fā)出不同的技術(shù)加以解決，比如28nm時(shí)代的PolySiON和HKMG。在20nm節(jié)點(diǎn)上業(yè)界普遍認(rèn)為FinFET技術(shù)尚不是必須的，但是到了20nm以后則主要存在兩條技術(shù)路線：Intel和TSMC主導(dǎo)的FinFET技術(shù)以及IBM、ST主導(dǎo)的FD SOI技術(shù)。由于Intel和TSMC在IC制造業(yè)占據(jù)主要地位，F(xiàn)inFET毫無疑問成為主流。

 

　　然而，近年來邏輯芯片工藝在向10納米節(jié)點(diǎn)演進(jìn)過程中，前進(jìn)步伐遭遇到了逆風(fēng)阻擋。英特爾原先預(yù)定接續(xù)Haswell的14nm工藝Broadwell處理器于2013年底量產(chǎn)，然而目前量產(chǎn)時(shí)程已經(jīng)延后到2014年下半年，甚至有可能推遲至明年才能與消費(fèi)者見面。臺(tái)積電的16nm工藝研發(fā)也時(shí)常有開發(fā)不順利的消息傳出。

 

　　高昂的成本是目前兩家廠商面臨的主要問題?！爱a(chǎn)業(yè)界在14nm節(jié)點(diǎn)上采用FinFET技術(shù)已經(jīng)基本成共識，至今技術(shù)上實(shí)現(xiàn)已無大的障礙，重點(diǎn)是要找到降低成本的有效途徑，否則僅會(huì)有少數(shù)高毛利產(chǎn)品可以用得起14nm工藝?！鼻迦A大學(xué)微電子所教授魏少軍指出。

 

　　EUV光刻機(jī)的光刻功率不足則是影響FinFET技術(shù)在10nm及10nm以下成本過高的主要原因。Lam Research院士Reza Arghavani指出，對于半導(dǎo)體制造來說，EUV不能及時(shí)導(dǎo)入使用，業(yè)界也能采用spacer圖形化技術(shù)加以實(shí)現(xiàn)。但問題是spacer的工藝步驟需要三次掩膜才能達(dá)到效果，這導(dǎo)致制造成本和時(shí)間都大幅增加。所以沒有EUV，未來的光刻圖形化是個(gè)問題。

 

　　半導(dǎo)體問題專家莫大康表示：“在過去50年里芯片的三個(gè)要素――價(jià)格、功耗和性能始終是在聯(lián)動(dòng)。實(shí)際上，單純從技術(shù)上來講，無論28納米還是10納米都可以實(shí)現(xiàn)，但是必須綜合考慮價(jià)格、功耗和性能三個(gè)要素。因?yàn)樵?8納米以后，技術(shù)復(fù)雜程度和制造成本都將大幅提升?！?/P>

 

　　技術(shù)路線各具千秋

 

　　FinFET技術(shù)開發(fā)不順，使得其他技術(shù)路線開始更多受到重視。但決定因素仍是各大廠商的態(tài)度。

 

　　FinFET技術(shù)開發(fā)不順，使得其他技術(shù)路線開始更多受到重視。今年5月，有消息傳出，意法半導(dǎo)體和三星電子簽署了28納米FD SOI技術(shù)的多資源制造全方位合作協(xié)議，授權(quán)三星利用意法半導(dǎo)體的FD SOI技術(shù)，為客戶提供先進(jìn)的芯片制造解決方案。同時(shí)也有美高通公司延緩采用FinFET技術(shù)的消息傳出。

 

　　根據(jù)莫大康的介紹：“就目前來說，F(xiàn)inFET和FD SOI兩種技術(shù)各有優(yōu)劣點(diǎn)，都在進(jìn)展，很難說誰將一定勝出。其中，F(xiàn)inFET技術(shù)需要從IC設(shè)計(jì)開始興建新的生態(tài)鏈，工藝復(fù)雜。這會(huì)影響成品率，提高成本。對于FD SOI來說，其SOI硅片成本很高，要500美元一片，相比而言，通常的12英寸晶圓每片只需80美元。但是，F(xiàn)D SOI仍屬2D范疇，各方面的變動(dòng)不如FinFET如此巨大，制造商過渡起來較為容易，而且FD SOI尤其適用于高頻或者低功耗器件的制造?！?/P>

 

　　總之，兩條技術(shù)路線的前途決定權(quán)還在各家廠商之手，英特爾、高通、臺(tái)積電、三星等大廠的采用為決定因素。

 

　　走出自己的路

 

　　不能盲目聽信他人，要在科學(xué)分析、認(rèn)真論證的基礎(chǔ)上，敢于打破常規(guī)，走出一條自己的道路來。

制約我半導(dǎo)體產(chǎn)業(yè)做大做強(qiáng)的關(guān)鍵仍是核心技術(shù)缺乏、產(chǎn)品難以滿足市場需求。全球半導(dǎo)體進(jìn)入深度調(diào)整變革期之際，既給我?guī)硖魬?zhàn)，同時(shí)也為實(shí)現(xiàn)“彎道超車”提供了條件。對于下一階段的工藝路線，我應(yīng)采取什么樣的布局策略呢？

 

　　魏少軍認(rèn)為，要認(rèn)真分析平面體硅、FinFET技術(shù)和FD SOI技術(shù)在22nm及以后各個(gè)工藝節(jié)點(diǎn)的優(yōu)缺點(diǎn)和競爭領(lǐng)域，不能盲目聽信他人，因?yàn)楝F(xiàn)在即使是世界一流的企業(yè)也看不清楚發(fā)展方向，也在不斷地探討和調(diào)整中。要在科學(xué)分析、認(rèn)真論證的基礎(chǔ)上，敢于打破常規(guī)，走出一條自己的道路來。這里面，對企業(yè)領(lǐng)導(dǎo)人的戰(zhàn)略眼光、決策能力都是嚴(yán)峻的考驗(yàn)。

 

　　Cadence公司總裁及CEO陳立武認(rèn)為，長期來看，未來的主流技術(shù)仍是FinFET。盡管短期內(nèi)EUV存在一定挑戰(zhàn)，但只要下工夫還是可以克服的。英特爾、臺(tái)積電以及產(chǎn)業(yè)鏈上的大量企業(yè)都在FinFET上下了很大工夫、投入大量資金，營造起了較為完善的生態(tài)環(huán)境，如所需IP等。這些努力是不可能白費(fèi)掉的。在這方面FD SOI相對弱勢。當(dāng)初，F(xiàn)D SOI沒能在28nm節(jié)點(diǎn)被廣泛采用，一個(gè)重要的原因就是無法克服IP環(huán)境上的弱勢。未來，F(xiàn)D SOI可以作為一個(gè)后備工藝，也不失為一個(gè)后來居上的選擇，但是其中的挑戰(zhàn)還是挺多的。

 

　　數(shù)十年來中半導(dǎo)體一直采取跟隨策略。這樣做的好處是，有別人經(jīng)驗(yàn)做參考，不容易出錯(cuò)(這也是中集成電路產(chǎn)業(yè)得以較快發(fā)展的原因之一)；不利之處在于，跟在別人后面，想要取得超越就不那么容易了?，F(xiàn)在，中半導(dǎo)體與際先進(jìn)水平的差距正在縮小，跟隨策略已經(jīng)越來越多體現(xiàn)出劣勢。當(dāng)前的集成電路產(chǎn)業(yè)形勢也給我們提供了一個(gè)彎道超車的機(jī)會(huì)。機(jī)會(huì)是否能夠抓住將考驗(yàn)中半導(dǎo)體從業(yè)者的智慧。同時(shí)還有一點(diǎn)需要提醒，“車行彎道”既是超車的時(shí)機(jī)，往往也更加危險(xiǎn)。

 

 

 

 

資料來源：華強(qiáng)-產(chǎn)業(yè)趨勢

來源： 際IC業(yè)進(jìn)入變革期 挑戰(zhàn)與機(jī)遇并存